



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08227394 A

(43) Date of publication of application: 03.09.1996

(51) Int. Cl. G06F 13/40

G06F 12/16, G06F 13/16, G11C 7/00, G11C 11/41, G11C 11/401,  
G11C 29/00

(21) Application number: 07191071

(22) Date of filing: 04.07.1995

(30) Priority: 05.07.1994 US 94 270856

(71) Applicant: MONOLITHIC SYST TECHNOL  
INC(72) Inventor: LEUNG WINGYU  
LEE WINSTON  
HSU FU-CHIEN(54) DATA PROCESSING SYSTEM AND METHOD  
FOR OPERATING THE SAME


## (57) Abstract:

**PROBLEM TO BE SOLVED:** To provide a data processing system using a memory device with a high through-put, high band width, short access time, short waiting time, resistance to a noise, and a small power consumption, and a method for operating it.

**SOLUTION:** This system includes a memory device using plural memory modules 111-128 connected in parallel through a DASS bus (directional asymmetrical signal swing width bus) 102 with a master I/O module 104. Each memory module 111-128 is provided with an address sequence circuit, data amplifier circuit, and address/command decoder, and they can be indepen-

dently operated, and an interleave operation can be attained. This data processing system is made redundant in various levels.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平8-227394

(43)公開日 平成8年(1996)9月3日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
G 0 6 F 13/40	3 1 0	9188-5E	G 0 6 F 13/40	3 1 0
	12/16	3 1 0		3 1 0 P
	13/16	5 1 0		5 1 0 A
G 1 1 C 7/00	3 1 8		G 1 1 C 7/00	3 1 8 A
	11/41		29/00	3 0 1 B

審査請求 有 請求項の数109 F D (全 44 頁) 最終頁に続く

(21)出願番号 特願平7-191071

(22)出願日 平成7年(1995)7月4日

(31)優先権主張番号 08/270,856

(32)優先日 1994年7月5日

(33)優先権主張国 米国 (U.S.)

(71)出願人 595108505

モノリシック・システム・テクノロジー・  
インコーポレイテッド

Monolithic System T  
echnology, Inc.

アメリカ合衆国カリフォルニア州95134・  
サンノゼ・シーリーロード 2670

(72)発明者 ウィング・リュング

アメリカ合衆国カリフォルニア州95014・  
クーパーティノ・オレンジアベニュー  
10450

(74)代理人 弁理士 大島 陽一 (外1名)

最終頁に続く

(54)【発明の名称】 データ処理システム及びその動作方法

(57)【要約】

【課題】 スループットが高く、帯域幅が高く、アクセス時間が短く、待ち時間が短く、ノイズに強く、消費電力が少ないメモリデバイスを用いたデータ処理システム及びその動作方法を提供すること。

【解決手段】 本発明のデータ処理システムは、DASSバス（方向非対称信号スイング幅バス）を介してマスタI/Oモジュールに並列に接続された複数のメモリモジュールを用いたメモリデバイスを含む。各メモリモジュールは、アドレスシーケンス回路、データ増幅器回路、アドレス/コマンドデコーダを有し、独立して動作することができ、インタリーブ動作も可能である。本データ処理システムは様々なレベルで冗長化されている。

